Navigation

Skiplinks

Oberseminar Eingebettete Hardware-/Software-Systeme

Kontakt

Leitung:

Wissenschaftliche Mitarbeiter:

Sekretariat:

Escherweg 2
26121 Oldenburg 
Tel.: +49 441 9722-283
Fax: +49 441 9722-282

Oberseminar Eingebettete Hardware-/Software-Systeme

Im Oberseminar finden Vorträge zu aktuellen Forschungsarbeiten statt. Bei den Forschungsarbeiten kann es sich um Bachelor- oder Masterarbeiten oder angestrebte Promotionen handeln.

Das Oberseminar der Abteilung Eingebettete Hardware-/Software-Systeme findet dienstags ab 14:15 Uhr im Raum F02 (wenn nicht anders angegeben) statt. Der hier zu findende Terminplan wird stetig aktualisiert. Wenn an einem Tag kein Vortrag geplant ist, findet das Oberseminar nicht statt.

Aktueller Terminplan

(Vergangene Termine finden Sie im Terminarchiv.)

25.09.2018

Titel:
Multimodal learning in embedded systems

Abstract:
For the expected wave of omnipresent intelligent sensors in the contexts of I4.0, IoT and IoE, OFFIS wants to asses deep learning topologies, efficiently running under the limitations of recent low power embedded systems and simultaneously processing various different sensor classes. In this context, different domain-specific preprocessing steps leading to a low-dimensional input per sensor, being fed into a small, thus efficient neural network are assesed. By precomputing the signals before entering the neural network, running on an embedded CPU, a lightweight, yet powerful embedded AI system for object recognition is set up.

Typ:
Zwischenvortrag (deutschsprachig)

Vortragende:
Christin Poloczek

Raum/Zeit:
F02 (OFFIS) / 14:15

28.09.2018

Titel:
Entwicklung eines Adapters zur realzeitfähigen Hardware-in-the-Loop Simulation zwischen einem Multi-Rotor Avionik-Computer und einem Flugsimulator

Abstract:
Für die geplante Hardware-in-the Loop Simulation des im OFFIS als Demonstrator genutzten Multi-Rotor-Systems muss eine Verbindung zwischen einem Flugsimulationsrechner und der Avionik auf der realen Hardware hergestellt werden. Diese Verbindung, basierend auf Netzwerkverbindung, I²C- und PPM- (Pulse-Pause-Modulation) Schnittstellen, wird mittels eines realzeitfähigen Adapterboards am Beispiel des Zybo-Boards im Rahmen der Bachelorarbeit realisiert.

Typ:
Abschlussvortrag Bachelorarbeit (deutschsprachig)

Vortragende:
Michael Knigge-Titze

Raum/Zeit:
F02 (OFFIS) / 13:15

23.10.2018

Termin entfällt aufgrund eines OFFIS-Internen Vortags

30.10.2018

Vortrag 1:
FPGA-Beschleunigung eines Machine-Learning Klassifikators zur Objekterkennung auf einem Multi-Rotor-Avionik-System

Abstract:
Das Multi-Rotor-System des OFFIS soll um eine Objekterkennung und Klassifikation mittels Maschinellem Lernen erweitert werden. Dazu werden vorhandene Implementierungen von einigen ausgewählten Algorithmen des Maschinellen Lernens auf FPGAs beschleunigt. Dabei wird ein Verifikationsflow entworfen und evaluiert, der durch die Implementierungsschritte (auf verschiedenen Abstraktionsebenen) hinweg den Algorithmus verifiziert. Schließlich sollen die ML-Algorithmen in das bestehende Multi-Rotor System integriert werden.

Vortragender:
Jan Cordes

Typ:
Abschlussvortrag Bachelorarbeit (deutschsprachig)

Raum/Zeit:
F02 (OFFIS) / 14:00

 

 

Vortrag 2:
Implementierung und Bewertung einer Time-Triggered MPSoC Architektur in einem FPGA

Abstract:
Zur Umsetzung von hoch-deterministischen, sicherheitskritischen eingebetteten Systemen hat es sich in anderen Bereichen bewährt, das Time-Triggered Model of Computation einzusetzen. Dieses Berechnungsmodell gibt exakte Zeitpunkte vor, an denen die Prozessoren ihre zugewiesenen Aufgaben berechnen. Zusätzlich werden allen Nachrichten, welche die Prozessoren untereinander austauschen, ein strikt definierter Sende- bzw. Empfangszeitpunkt zugeordnet. Aus diesen Zeiten setzt sich das statische Scheduling zusammen, welches in der Designphase des Systems bestimmt wird. Mit Hilfe eines solchen Berechnungsmodells ist es also möglich, ein hochdeterministisches System zu entwickeln. Im Rahmen dieser Bachelorarbeit soll eine solche Hardwarearchitektur implementiert werden. Hierbei soll die Kommunikation zwischen den Tiles und der Taskausführungsablauf nach einem deterministischen Zeitplan implementiert werden. Die Evaluation umfasst die Untersuchung einiger im Rahmen der Arbeit entwickelten Implementierungen auf das korrekte „Time Triggered“ Verhalten auf dem FPGA.

Vortragende:
Jan-Hendrik Bruns

Typ:
Abschlussvortrag Bachelorarbeit (deutschsprachig)

Raum/Zeit:
F02 (OFFIS) / Im Anschluss an Vortrag 1

01.11.2018

Titel:
Ausführungszeit und Power-Analyse von Scenario-aware Synchronous Dataflow Graphs auf FPGA basierten MPSoCs

Abstract:
Durch die immer weiter steigenden Anforderungen von Applikationen auf die System-Architektur steigt auch die benötigte energetische Leistung. Um die Nachteile der benötigten Leistung zu entkommen, werden Powermanager für das Managen von Ressources benutzt. In dieser Arbeit wird für ein Beispiel untersucht, ob das Model of Computation: "Finite State Machine - Scenario Aware Dataflow" für die Modellierung des Powermanagers geeignet ist.

Typ:
Abschlussvortrag Masterarbeit (deutschsprachig)

Vortragende:
Oliver Klemp

Raum/Zeit:
F02 (OFFIS) / 14:15

18.12.2018

Termin entfällt

Webmaster (Stand: 19.09.2018)