Navigation

Oberseminar Eingebettete Hardware-/Software-Systeme

Kontakt

Leitung

Prof. Dr.-Ing. Wolfgang Nebel

Wissenschaftliche Mitarbeiter

M.Sc. Henning Schlender

M.Sc. Friederike Bruns

Sekretariat

Yvonne Ackermann

Escherweg 2
26121 Oldenburg 

Tel.: +49 441 9722-283

Fax: +49 441 9722-282

Oberseminar Eingebettete Hardware-/Software-Systeme

Im Oberseminar finden Vorträge zu aktuellen Forschungsarbeiten statt. Bei den Forschungsarbeiten kann es sich um Bachelor- oder Masterarbeiten oder angestrebte Promotionen handeln.

Das Oberseminar der Abteilung Eingebettete Hardware-/Software-Systeme findet dienstags ab 14:15 Uhr im Raum F02 (wenn nicht anders angegeben) statt. Der hier zu findende Terminplan wird stetig aktualisiert. Wenn an einem Tag kein Vortrag geplant ist, findet das Oberseminar nicht statt.

Aktueller Terminplan

(Vergangene Termine finden Sie im Terminarchiv.)

24.03.20

Titel:
A TDMA Proxy for the AXI Interconnect

Abstract:
Eine der Herausforderungen bei der Echtzeitanalyse von SoCs stellt der Interconnect dar, welcher die Kommunikation zwischen den einzelnen Komponenten (in dieser Arbeit ausschließlich Prozessoren und geteilter Speicher) verwaltet. Eine Verbesserung der zeitlichen Vorhersagbarkeit bietet das Time Division Multiple Access (TDMA) Scheduling Verfahren, welches jedem Prozessor einen statischen Zeitschlitz fester Länge zuordnet. Speziell Xilinx bietet mit seinem standard AXI-Interconnect IP-Core allerdings ausschließlich einen Round-Robin basierten Bus an. In dieser Präsentation wird ein Konzept für die Implementierung eines Proxy Bausteins für das AMBA AXI4-Lite Protokoll vorgestellt, welcher zwischen Prozessoren und Interconnect geschaltet werden kann, um Buszugriffe durch ein TDMA Verfahren zu verwalten. Außerdem werden das weitere Vorgehen zur Umsetzung und Verifikation der gewünschten Funktionalität, sowie Methodik zum Vergleich mit der Round-Robin Alternative besprochen.

Typ:
Bachelor Zwischenvortrag

Vortragende:
Keno Schwarze

Raum/Zeit:
Video Konferenz - Details folgen / 14:00 s.t.!

31.03.20

Titel:
Ein Ausführungszeitvorhersagemodell für neuronale Netze auf industriellen Edge Computern

Abstract:
In der Industrie 4.0 ist nicht nur die Vernetzung aller Komponenten einer industriellen Anlage ein großer Aspekt, sondern auch die Autonomie bzw. die künstliche Intelligenz (KI). Dadurch, dass starre Regelwerke durch eine künstliche Intelligenz ersetzt werden sollen, soll die Effizienz in der Produktion gesteigert werden, indem zum Beispiel der Ausschuss verringert wird. Dies wurde bisher auch schon in einigen industriellen Anlagen umgesetzt. Allerdings benötigen diese Algorithmen der künstlichen Intelligenz eine Prozessorleistung, die die meisten eingebetteten Systeme in den Anlagen nicht zur Verfügung stellen können. Daher wurde diese Rechenleistung bisher von Servern erbracht. In Zukunft soll die Umsetzung einer KI auch direkt in der Anlage selber erfolgen. Wobei die Umsetzung durch spezielle Hardware oder durch einen Standardcomputer in kleinerem Format realisiert werden kann. Im Rahmen dieser Masterarbeit soll eine speziell dafür vorgesehene Baugruppe basierend auf dem Intel Myriad X Chip genauer untersucht werden. Auf Basis von Architekturparametern neuronaler Netze und Konfigurationsparametern des Myriad X Chips soll in Zukunft vorhergesagt werden können welche Ausführungszeit ein solches Netz benötigt. Anders herum sollen damit auch architekturbezogene Constraints für die Entwicklung neuronaler Netze aufgrund vorgegebener oberer Zeitschranken ermittelt werden können. Diese sind ein wichtiger Parameter für die Optimierung und Portierung existierender neuronaler Netze für ressourcenbeschränkte eingebettete KI-Plattformen.

Typ:
Masterarbeit Abschlussvortrag

Vortragende:
Julian Droste-Rehling

Raum/Zeit:
Video Konferenz - Details folgen / 14:00 s.t.! (Ansonsten E02)

16.06.20

kein Seminar

22.09.20

Raum E03

06.10.20

kein Seminar

20.10.20

Raum E03

Weeeg8ebmaygstexyrfa/ (henningbbng.schlyua6pender@uol.deu4) (Stand: 17.03.2020)